مدارهای منطقی ترتیبی

مدارهای منطقی ترتیبی از فلیپ فلاپ ها به عنوان عناصر حافظه استفاده می کنند و خروجی آنها به حالت ورودی بستگی دارد.

برخلاف مدارهای منطق ترکیبی که بسته به سیگنال‌های واقعی اعمال شده به ورودی‌های آن‌ها در آن زمان تغییر حالت می‌دهند، مدارهای منطقی ترتیبی دارای نوعی «حافظه» ذاتی هستند.

این بدان معنی است که مدارهای منطقی ترتیبی می توانند حالت ورودی قبلی خود و همچنین موارد موجود را در نظر بگیرند، نوعی اثر “قبل” و “بعد” با مدارهای متوالی درگیر است.

به عبارت دیگر، وضعیت خروجی یک “مدار منطقی ترتیبی” تابعی از سه حالت زیر است، “ورودی فعلی”، “ورودی گذشته” و/یا “خروجی گذشته”.

مدارهای منطق ترتیبی این شرایط را به خاطر می آورند و تا زمانی که سیگنال ساعت بعدی یکی از حالت ها را تغییر دهد، در حالت فعلی خود ثابت می مانند و به مدارهای منطقی ترتیبی “حافظه” می دهند.

مدارهای منطقی متوالی به طور کلی به عنوان دستگاه های دو حالته یا Bistable نامیده می شوند که می توانند خروجی یا ورودی های خود را در یکی از دو حالت اصلی، یک سطح منطقی “1” یا یک سطح منطقی “0” تنظیم کنند و “چفت” باقی بمانند (از این رو نام latch آن است) به طور نامحدود در این وضعیت یا شرایط فعلی تا زمانی که یک پالس یا سیگنال ورودی دیگر اعمال شود که باعث می شود bistable یک بار دیگر وضعیت خود را تغییر دهد.

نمایش منطق ترتیبی

کلمه “Sequential” به این معنی است که چیزها در یک “توالی”، یکی پس از دیگری اتفاق می‌افتند

و در مدارهای Sequential Logic، سیگنال ساعت واقعی تعیین می‌کند که بعداً چه زمانی اتفاق می‌افتد.

مدارهای منطقی متوالی ساده را می توان از مدارهای استاندارد Bistable مانند:

• فلیپ فلاپ ها
• لچ ها
• شمارنده ها

ساخت که خود می توانند با اتصال ساده دروازه های NAND یونیورسال و/یا دروازه های NOR به روش ترکیبی خاصی

برای تولید مدار ترتیبی مورد‌نیاز ایجاد شوند.

طبقه بندی منطق ترتیبی

از آنجایی که گیت های منطقی استاندارد بلوک های سازنده مدارهای ترکیبی هستند، چفت های دوپایه و فلیپ فلاپ ها

بلوک های ساختمانی اصلی مدارهای منطقی متوالی هستند.

مدارهای منطقی متوالی را می توان برای تولید فلیپ فلاپ های ساده یا مدارهای متوالی پیچیده تر مانند ثبات

های ذخیره سازی، ثبات های شیفت، دستگاه های حافظه یا شمارنده ها ساخت.

در هر صورت مدارهای منطقی ترتیبی را می توان به سه دسته اصلی زیر تقسیم کرد:

1. Event Driven – مدارهای ناهمزمان که بلافاصله پس از فعال شدن تغییر حالت می دهند.
2. Clock Driven – مدارهای سنکرون که با یک سیگنال ساعت خاص هماهنگ می شوند.
3. Pulse Driven – که ترکیبی از این دو است که به پالس های تحریک کننده پاسخ می دهد.

علاوه بر دو حالت منطقی مذکور در سطح منطقی “1” و سطح منطقی “0”، عنصر سومی هم هست

که مدارهای منطقی متوالی را از همتایان منطق ترکیبی آنها، یعنی TIME جدا می کند.

مدارهای منطقی متوالی پس از تنظیم مجدد به حالت ثابت اولیه خود باز می گردند و مدارهای متوالی با حلقه یا مسیرهای بازخورد ماهیت “چرخه ای” دارند.

اکنون می دانیم که در مدارهای متوالی تغییرات فقط با اعمال یک سیگنال ساعت که آن را همزمان می کند رخ می دهد.

در غیر این صورت مدار ناهمزمان است و به ورودی خارجی بستگی دارد.

مدارهای متوالی برای حفظ وضعیت فعلی خود به بازخورد متکی هستند و این زمانی اتفاق می افتد که کسری از خروجی به ورودی بازگردانده می شود و این به صورت زیر نشان داده می شود:

حلقه بازخورد متوالی

دو اینورتر یا گیت NOT به صورت سری با خروجی Q به ورودی متصل می شوند.

متأسفانه، این پیکربندی هرگز حالت را تغییر نمی دهد زیرا خروجی همیشه یکسان خواهد بود، یا “1” یا “0”، به طور دائم تنظیم می شود.

با این حال، ما می‌توانیم با بررسی اساسی‌ترین مؤلفه‌های منطق متوالی، به نام فلیپ فلاپ SR، نحوه عملکرد بازخورد را ببینیم.

فلیپ فلاپ  SR

فلیپ فلاپ SR که با نام SR Latch نیز شناخته می شود، می تواند به عنوان یکی از اساسی ترین مدارهای منطقی ترتیبی ممکن در نظر گرفته شود.

این فلیپ فلاپ ساده اساساً یک دستگاه دوپایدار حافظه یک بیتی است که دارای دو ورودی است، یکی که دستگاه

را “تنظیم” می کند (به معنای خروجی = “1”)، و دارای برچسب S است و یکی که دستگاه را “RESET” می کند.

(به معنی خروجی = “0”)، با برچسب R.

سپس توضیحات SR مخفف “Set-Reset” است.

ورودی ریست فلیپ فلاپ را با خروجی Q که بسته به این شرایط تنظیم/تنظیم مجدد یا در سطح منطقی “1” یا منطقی “0” خواهد بود، به حالت اولیه خود بازنشانی می کند.

یک مدار فلیپ فلاپ گیت NAND پایه SR بازخوردی را از هر دو خروجی خود به ورودی های مخالف خود ارائه می دهد و معمولاً در مدارهای حافظه برای ذخیره یک بیت داده استفاده می شود.

سپس فلیپ فلاپ SR در واقع سه ورودی دارد، Set، Reset و خروجی فعلی Q مربوط به وضعیت فعلی یا تاریخچه آن است.

اصطلاح “Flip-flop” به عملکرد واقعی دستگاه مربوط می شود، زیرا می توان آن را به یک حالت تنظیم منطقی “برگرداند” یا به حالت بازنشانی منطقی مخالف “فلاپ” کرد.

فلیپ فلاپ NAND Gate SR

ساده‌ترین راه برای ساختن فلیپ فلاپ SR با تنظیم مجدد تک بیتی، اتصال یک جفت گیت NAND 2 ورودی متقاطع همانطور

که مشاهده میکنید، برای تشکیل یک Set-Reset Bistable که به نام گیت فعال LOW SR NAND نیز شناخته می‌شود، است.

Latch، به طوری که بازخورد هر خروجی به یکی از ورودی های دروازه NAND دیگر وجود دارد.

این دستگاه از دو ورودی تشکیل شده است که یکی به نام Set، S و دیگری Reset، R با دو خروجی متناظر Q و معکوس یا مکمل Q (نه-Q) آن مطابق شکل زیر است.

فلیپ فلاپ پایه SR

وضعیت تنظیم

مدار بالا را در نظر بگیرید.

اگر ورودی R در سطح منطقی “0” (R = 0) و ورودی S در سطح منطقی “1” (S = 1) باشد، دروازه NAND Y حداقل یکی از ورودی های خود را در منطق “0” دارد، بنابراین، خروجی Q آن باید در سطح منطقی “1” باشد (اصول NAND Gate). خروجی Q نیز به ورودی “A” باز می گردد و بنابراین هر دو ورودی به دروازه NAND X در سطح منطقی “1” هستند و بنابراین خروجی Q آن باید در سطح منطقی “0” باشد.

دوباره اصول گیت NAND. اگر ورودی بازنشانی R تغییر حالت دهد و HIGH به منطق “1” برود و S در سطح منطق “1” باقی بماند، ورودی های NAND gate Y اکنون R = “1” و B = “0” هستند.

از آنجایی که یکی از ورودی های آن هنوز در سطح منطقی “0” است، خروجی در Q همچنان در سطح منطقی “1” HIGH باقی می ماند و هیچ تغییری در حالت وجود ندارد.

بنابراین، مدار فلیپ فلاپ بصورت “Lached” یا “Set” با Q = “1” و Q = “0” بیان میشود.

بازنشانی حالت

در این حالت پایدار دوم، Q در سطح منطقی “0” است، (نه Q = “0”) خروجی معکوس آن در Q در سطح منطقی “1” است، (Q = “1”)، و با R = داده می شود. “1” و S = “0”. از آنجایی که گیت X یکی از ورودی های خود را در منطق “0” دارد، خروجی Q باید با سطح منطقی “1” برابر باشد (دوباره اصول گیت NAND). خروجی Q به ورودی “B” باز می گردد، بنابراین هر دو ورودی به دروازه NAND Y در منطق “1” هستند، بنابراین Q = “0”.

اگر ورودی تنظیم شده، S اکنون حالت را به منطق “1” تغییر دهد و ورودی R در منطق “1” باقی بماند، خروجی Q همچنان در سطح منطقی “0” LOW باقی می ماند و هیچ تغییری در حالت وجود ندارد. بنابراین، حالت “Reset” مدارهای فلیپ فلاپ نیز قفل شده است و می توانیم این عمل “تنظیم/بازنشانی” را در جدول حقیقت زیر تعریف کنیم.

جدول راستی آزمایی برای این تابع تنظیم مجدد

مشاهده می شود که وقتی هر دو ورودی S = “1” و R = “1” خروجی های Q و Q می توانند در هر دو سطح منطقی “1” یا “0” باشند، بسته به وضعیت ورودی های S یا R قبل از این.

شرایط ورودی وجود داشت. بنابراین شرط S = R = “1” وضعیت خروجی های Q و Q را تغییر نمی دهد.

با این حال، وضعیت ورودی S = “0” و R = “0” یک شرایط نامطلوب یا نامعتبر است و باید از آن اجتناب شود.

شرط S = R = “0” باعث می شود هر دو خروجی Q و Q با هم در سطح منطقی “1” HIGH باشند، در حالی که ما معمولاً می خواهیم Q معکوس Q باشد.

نتیجه این است که فلیپ فلاپ کنترل را از دست می دهد.

Q و Q، و اگر دو ورودی پس از این شرط دوباره به حالت “HIGH” روی منطق “1” تغییر کنند، فلیپ فلاپ ناپایدار می شود

و بر اساس عدم تعادل همانطور که در نمودار سوئیچینگ زیر میبینید، به حالت دیتای ناشناخته سوئیچ می کند.

دیاگرام سوئیچینگ فلیپ فلاپ S-R

این عدم تعادل می تواند باعث شود یکی از خروجی ها سریعتر از دیگری سوئیچ شود و در نتیجه فلیپ فلاپ به یک حالت

یا حالت دیگر سوئیچ می شود که ممکن است حالت مورد نیاز نباشد و خرابی دیتا ها وجود داشته باشد.

این وضعیت ناپایدار به طور کلی به عنوان حالت متا پایدار شناخته می شود.

سپس، یک فلیپ فلاپ ساده NAND gate SR یا NAND gate SR latch را می توان با اعمال یک شرط منطقی “0”، (LOW)

در ورودی Set آن تنظیم کرد و با اعمال منطق “0” در ورودی Reset آن دوباره تنظیم مجدد کرد.

فلیپ فلاپ SR در شرایط “نامعتبر” (متا پایدار) است اگر هر دو ورودی تنظیم و تنظیم مجدد به طور همزمان فعال شوند.

همانطور که در بالا دیدیم، فلیپ فلاپ اصلی NAND gate SR برای چرخاندن یا تغییر حالت از Q به Q و بالعکس به ورودی های منطقی “0” نیاز دارد. با این حال، می‌توانیم این مدار فلیپ فلاپ اصلی را به مداری تغییر دهیم که با اعمال سیگنال‌های ورودی مثبت و با افزودن دو گیت NAND اضافی که به‌عنوان اینورتر به ورودی‌های S و R متصل شده‌اند، حالت را تغییر دهیم.

فلیپ فلاپ مثبت NAND Gate SR

علاوه بر استفاده از گیت‌های NAND، می‌توان فلیپ فلاپ‌های ساده تک بیتی SR را با استفاده از دو گیت NOR متقابل متصل شده در یک پیکربندی ایجاد کرد. مدار به روشی مشابه مدار دروازه NAND در بالا کار می کند، با این تفاوت که ورودی ها HIGH فعال هستند و شرایط نامعتبر زمانی وجود دارد که هر دو ورودی آن در سطح منطقی “1” باشند، و این در زیر نشان داده شده است.

فلیپ فلاپ NOR Gate SR

مدارهای Debounce را سوئیچ کنید

فلیپ فلاپ‌های لبه‌دار به یک انتقال سیگنال تمیز و زیبا نیاز دارند و یکی از کاربردهای عملی این نوع مدار تنظیم مجدد، به‌عنوان قفلی است که برای کمک به حذف «جهش» کلید مکانیکی استفاده می‌شود.

همانطور که از نام آن پیداست، پرش سوئیچ زمانی اتفاق می‌افتد که کنتاکت‌های هر سوئیچ، دکمه فشاری یا صفحه‌کلیدی

که به طور مکانیکی کار می‌کند، کار می‌کنند و کنتاکت‌های سوئیچ داخلی کاملا تمیز بسته نمی‌شوند، اما قبل از

بسته شدن (یا باز کردن) با فشار دادن سوئیچ، ابتدا به هم می‌چرخند. .

این باعث ایجاد یک سری پالس‌های منفرد می‌شود که می‌تواند تا ده‌ها میلی‌ثانیه باشد که یک سیستم یا مدار الکترونیکی مانند شمارنده دیجیتال ممکن است به‌جای یک پالس طولانی، به‌عنوان یک سری پالس‌های منطقی ببیند و رفتار نادرست داشته باشد.

به عنوان مثال

در طول این دوره پرش، ولتاژ خروجی می تواند به شدت نوسان کند و ممکن است به جای یک شمارش واحد، چندین ورودی را ثبت کند.

سپس می‌توان از فلیپ فلاپ های SR یا مدارهای بایستابل لچ برای رفع این مشکل استفاده‌کرد و این را در زیر میبینید.

مدار Debounce سوئیچینگ فلیپ فلاپ SR

برحسب وضعیت فعلی خروجی، چنانچه دکمه‌های تنظیم یا تنظیم مجدد فشرده شوند، خروجی به روشی که در بالا توضیح دادیم تغییر میکنه و هر ورودی ناخواسته اضافی (جهش) از عملکرد مکانیکی سوئیچ هیچ تأثیری بر خروجی نخواهد گذاشت.

وقتیکه دکمه ی دیگری فشرده میشود، اولین تماس باعث میشه که قفل تغییر حالت بده، ولی هرگونه جهش

مکانیکی اضافی نیز تاثیری نخواهد داشت. سپس فلیپ فلاپ SR می تواند پس از مدت کوتاهی، به عنوان مثال 0.5 ثانیه،

به طور خودکار ریست شود تا هر ورودی تکراری اضافی و عمدی از همان مخاطبین سوئیچ، مانند ورودی های

متعدد از کلید «RETURN» صفحه کلید، ثبت شود.

آی سی های معمولی موجود که بطور خاص برای غلبه بر مشکل پرش سوئیچ تولید میشوند عبارتند از:

• MAX6816
• ورودی تکی
• MAX6817
• ورودی دوگانه
• و آی سی دیباونسر سوئیچ ورودی هشتگانه MAX6818.

این تراشه ها حاوی مدار فلیپ فلاپ لازم برای ایجاد رابط تمیز سوئیچ های مکانیکی به سیستم های دیجیتال هستند.

چفت‌های دوپایه تنظیم مجدد می‌توانند به‌عنوان ژنراتور پالس تک‌شات (یک شات) برای تولید یک پالس خروجی واحد،

بالا یا پایین، با عرض یا دوره زمانی مشخص برای اهداف زمان‌بندی یا کنترل استفاده شوند.

74LS279 یک آی سی لچ چهارگانه SR است که شامل چهار بیستبل از نوع NAND مجزا در یک تراشه است.

که امکان ساخت مدارهای ساعت یکنواخت/پایدار را به راحتی می دهد.

قفل چهارگانه SR Bistable 74LS279

فلیپ فلاپ دردار یا ساعتی SR

گاهی اوقات در مدارهای منطقی متوالی مطلوب است که یک فلیپ فلاپ SR دو پایدار داشته باشیم که تنها زمانی تغییر حالت دهد که شرایط خاصی بدون توجه به شرایط ورودی های Set یا Reset برآورده شود.

با اتصال یک گیت AND 2 ورودی به‌صورت سری با هر ترمینال‌ورودی فلیپ فلاپ SR می‌توان یک فلیپ فلاپ Gated SR ایجاد‌کرد.

این ورودی شرطی اضافی، ورودی «فعال» میباشد و پیشوند «EN» به آن اطلاق می‌شود.

افزودن این ورودی به این معنی است که خروجی در Q فقط زمانی تغییر حالت می دهد که HIGH باشد.

بنابراین می‌تواند به عنوان ورودی ساعت (CLK) استفاده و همانطور که در زیر نشان میبینید به سطح حساس می شود.

فلیپ فلاپ SR دردار

هنگامی که ورودی Enable “EN” در سطح منطقی “0” است، خروجی های دو گیت AND نیز در سطح منطقی “0” هستند

(اصول AND Gate) بدون توجه به شرایط دو ورودی S و R، و با قفل کردن دو خروجی Q و Q به آخرین وضعیت خود می رسند.

هنگامی که ورودی فعال “EN” به سطح منطقی “1” تغییر می کند، مدار به صورت یک فلیپ فلاپ با ثبات SR معمولی با دو گیت AND برای سیگنال های Set و Reset شفاف پاسخ می دهد.

این ورودی فعال اضافی همچنین می‌تواند به یک سیگنال زمان‌بندی ساعت (CLK) متصل گردد و همگام‌سازی ساعت را به فلیپ فلاپ اضافه کند و چیزی را تولید کند که گاهی اوقات «فلیپ فلاپ Clocked SR» لقب میگیرد.

بنابراین یک فلیپ فلاپ SR Bistable Gated به عنوان یک چفت دوپایه استاندارد عمل می کند.

اما خروجی ها تنها زمانی فعال می شوند که منطق “1” به ورودی EN آن اعمال شود و با منطق “0” غیرفعال شود.

در آموزش بعدی در مورد مدارهای منطقی متوالی، ما به نوع دیگری از فلیپ فلاپ ساده لبه دار نگاه خواهیم کرد که بسیار شبیه به فلیپ فلاپ RS به نام فلیپ فلاپ JK به نام مخترع آن، جک کیلبی است.

فلیپ فلاپ JK بیشترین استفاده را در بین تمام طرح‌های فلیپ فلاپ دارد چون بعنوان یک دستگاه جهانی بکار میرود.

 

 

منبع : کلیک